#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-203382 (P2001-203382A)

(43)公開日 平成13年7月27日(2001.7.27)

(51) Int.Cl. <sup>7</sup>		識別記号	F I			デーマコート (参考)	
H01L	33/00		H01L	33/00	Α	3 K 0 0 7	
C09K	11/08		C09K	11/08	F	4H001	
// H05B	33/14		H05B	33/14	Z	5 F 0 4 1	
	33/26			33/26	Z		
			会におき	4 主義化	されで できる	OI (今gg)	١.

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号 特願2000-13275(P2000-13275) (71)出願人 000005223

(22)出願日 平成12年1月21日(2000.1.21)

宫士通株式会社 神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 佐久間 芳樹

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100090273

弁理士 國分 孝悦


最終頁に続く

#### (54) 【発明の名称】 半導体装置

### (57)【要約】·-

【課題】 高い発光効率を容易且つ確実に得ることができ、従来のSi-MOSトランジスタ構造との整合性に優れ、光インターコネクト用にも利用可能であり、LSIの格段な性能向上を図る。

【解決手段】 MIS型発光素子は、MIS型(MOS型)トランジスタと同様に構成される。ここで、ゲート絶縁膜3は、内部に発光物質、具体的にはSi, SiGe, Geなどの半導体ナノクリスタル、直接遷移型の半導体の多結晶や微結晶、Er, Euなどの希土類元素、ZnS:Mnなどの蛍光物質が添加されて形成されている。ソース/ドレイン2に所定電圧を、ゲート電極4に所定バイアスを印加することで、ゲート絶縁膜3を発光させる。



#### 【特許請求の範囲】

【請求項1】 ゲート電極及びソース/ドレインを備えたMIS型のトランジスタ構造を有してなる半導体装置であって、

ゲート絶縁膜内に発光物質が添加されており、

前記ゲート電極にバイアス電圧を印加することで前記ゲート絶縁膜中に導電性キャリアを注入し、前記ゲート絶 縁膜を発光せしめることを特徴とする半導体装置。

【請求項2】 前記ソース/ドレイン間に所定の高電圧を印加して前記キャリアの運動エネルギーを増加させるとともに、前記ゲート電極に前記バイアス電圧を印加することを特徴とすることを特徴とする半導体装置。

【請求項3】 前記発光物質は、IV族を含む半導体ナノクリスタル、IV族を含む半導体微結晶、化合物半導体の多結晶又は単結晶、希土類元素及び蛍光物質から選ばれた少なくとも1種であることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記ゲート絶縁膜は、複数種の絶縁膜が 積層されてなるものであることを特徴とする請求項1に 記載の半導体装置。

【請求項5】 前記複数種の絶縁膜のうち、前記ゲート 電極の近傍の絶縁膜は、前記キャリアに対してエネルギ 一障壁として作用するバンドギャップの大きなものであ ることを特徴とする請求項4に記載の半導体装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、発光機能を備えた 半導体装置に関するものである。

#### [0002]

【従来の技術】Si-MOSトランジスタを代表とするMIS型トランジスタを集積してなる、いわゆるLSIの高集積化は、1970年代以降30年もの長い間、個々のトランジスタの微細化を進めることにより着実に進められてきた。ギガビット級の集積度を持つDRAMが市場に登場しつつある現在でも、将来の集積回路の更なる性能向上を果たすための様々な方法が考えられている。例えば、ゲート絶縁膜に高誘電体膜を採用したり、チャネルにSiGe系の材料を採用したり、更にはSOI(Silicon(semiconductor) On Insulator)などの構造を採用することで個々のトランジスタの性能向上を図ることが検討されている。

【0003】しかしその一方では、将来のLSIの性能向上の鍵を握るのは、配線における信号伝搬の遅延を解決することであることが指摘されている。事実、ロジックLSIについては、従来のAI配線に代わってCu配線を用いた製品が市場に登場している。また、配線間の容量を減少させる目的で、誘電率の低い層間絶縁膜の研究も盛んに行なわれている。

【0004】しかしながら、配線や絶縁膜の材料を代えるだけでは、配線の信号伝搬速度の向上を図る本質的な

2

解決にはならず、近い将来にはLSIチップ間やチップ内を光信号を用いて情報の授受を行なう技術の現実化が予測されている。このため、Si基板上にIII-V族半導体を用いた面発光型の半導体レーザを実装する研究や、Siそのもの或いはSiと相性の良いSiGeで発光素子を作製しようという材料研究も盛んに行なわれている。特に後者の研究は、将来を考えた場合、Si基板上にモノリシックに電子デバイスと光デバイスを作製できるので魅力がある。

【0005】ところが、SiやSiGeは間接遷移半導体であり、一般には発光強度は極めて弱い。最近の研究においてSi系の発光物質として実用の可能性が高いものに、Si, SiGe, Geなどのナノクリスタルがある。これらをSiO2などのエネルギーギャップの大きい材料中に作り込み、レーザなどの光で励起すると比較的強い発光が起こることが報告されている。

【0006】また、希土類元素であるErなどを酸素原子が共存する母材料にドープしたり、SiO2などのギャップの大きな絶縁体中にドープすることにより、Er イオンの内殻遷移に起因した発光が非常に強くなることが報告されている。

#### [0007]

【発明が解決しようとする課題】上記したように、各種の半導体ナノクリスタルやErなどの発光は材料の研究としては数多く報告されているものの、発光素子としてどのような素子構造にすれば有用であるかといった研究や提案はこれまで殆どなされていない。

【0008】ナノクリスタルやErなどは、SiO2のようにバンドギャップの大きな材料にドープすることで高い発光効率が得られている。しかしこれらの結果は、光励起や電子線励起によるものであり、通常の素子に使われるような電流注入の手法を採るため絶縁膜に直接電気的なコンタクトをとっても、母材が絶縁体であるから殆ど電流が流れず満足な発光強度は得られない。

【0009】そこで本発明は、前記課題に鑑みてなされたものであり、高い発光効率を容易且つ確実に得ることができ、従来のSi-MOSトランジスタ構造との整合性に優れ、光インターコネクト用にも利用可能であり、LSIの格段な性能向上を図ることが可能な半導体装置を提供することを目的とする。

#### [0010]

【課題を解決するための手段】本発明者らは、前記課題に関する鋭意検討の結果、以下に示す発明に想到した。 【0011】本発明の第1の構成は、ゲート電極及びソース/ドレインを備えたMIS型のトランジスタ構造を有してなる半導体装置を発光素子として構成するものである。即ち、ゲート絶縁膜内に発光物質を添加し、前記ゲート電極にバイアス電圧を印加することで前記ゲート絶縁膜中に導電性キャリアを注入し、前記ゲート絶縁膜を発光せしめることを特徴とする。

【0012】この場合、前記ソース/ドレイン間に所定 の高電圧を印加して前記キャリアの運動エネルギーを増 加させるとともに、前記ゲート電極に前記バイアス電圧 を印加することが好適である。

【0013】また、前記発光物質は、IV族を含む半導体ナノクリスタル、IV族を含む半導体微結晶、化合物半導体の多結晶又は単結晶、希土類元素及び蛍光物質から選ばれた少なくとも1種とすることが好適である。

【0014】また、前記ゲート絶縁膜は、複数種の絶縁 膜が積層されてなるものとすることが好適である。

【0015】この場合、前記複数種の絶縁膜のうち、前記ゲート電極の近傍の絶縁膜は、前記キャリアに対してエネルギー障壁として作用するバンドギャップの大きなものとすることが好ましい。

【0016】本発明の第2の構成は、ゲート電極及びソース/ドレインを備えたMIS型のトランジスタ構造を有してなる半導体装置を製造するに際して、ゲート絶縁膜の形成時に、当該ゲート絶縁膜内に発光物質を添加することを特徴とする。

#### [0017]

【発明の実施の形態】以下、本発明を適用した具体的な 実施形態について、図面を参照しながら詳細に説明す る。

【0018】(発光素子の構成)本例では、発光機能を備えた半導体装置として、MISトランジスタ型の発光素子(MIS型発光素子)を例示する。図1は、本実施形態のMIS型発光素子の主要構成を示す概略断面図であり、(a)がnチャネル型、(b)がpチャネル型のものをそれぞれ示す。

【0019】このMIS型発光素子は、通常のSi-M OSFETとほぼ同様に構成されており、Si-半導体 基板1の表層に形成されたソース/ドレイン2と、当該 ソース/ドレイン2間のチャネル上にシリコン酸化膜 (SiO2 膜)からなるゲート絶縁膜3を介してパター ン形成されたゲート電極4とを有して構成される3端子 デバイスである。

【0020】当該発光素子の主な特徴として、ゲート絶縁膜3が通常のSi-MOSFETのそれより厚く(50nm~500nm程度)形成されるとともに、ゲート絶縁膜3内に発光物質がドープされている。この発光物質として好適なものとしては、Si, SiGe, Geなどの半導体ナノクリスタル、または直接遷移型の半導体の多結晶や微結晶、更にはEr, Euなどの希土類元素、ZnS:Mnなどの蛍光物質が挙げられる。ここで、発光素子のチャネルの導電型としては、n型でもp型でも良いが、それぞれの発光物質の発光機構を考慮して選択すべきであり、使用時の電圧印加によりゲート絶縁膜3中に電子を注入する場合にはnチャネルを、正孔を注入する場合にはpチャネルとするのが良い。

【0021】ゲート絶縁膜4の材料としては、SiO2

4

以外に、 $Si_3N_4$ ,  $Al_2O_3$ ,  $TiO_2$  なども使用できる。

【0022】ゲート電極4は、発光する波長帯に応じて透明な電極であることが望ましいことは言うまでもない。例えば、可視域で透明な電極材料にはITO(InSnO)などを用いれば良い。また、ゲート金属4の一部に窓を開けて、発光する光を取り出す構造としても好適である。

【0023】(MIS型発光素子の機能)上記のように構成されたMIS型発光素子の発光機能について、図2を用い、nチャネルの発光素子(図1(a)参照)を例に採って総括的に説明する。

【0024】ソース/ドレイン2間に比較的大きな電界が印加されるようにチャネル長とソース/ドレイン2間の印加電圧を設定すれば、チャネルの伝導電子は電界によりエネルギーを得て高いエネルギーを持つ、いわゆるホットエレクトロンとなる。このような状況下で、ゲート電極4に比較的大きな正バイアス電圧を印加すると、チャネルの電子の一部がゲート絶縁膜3のポテンシャルバリアを熱的に越えたり、あるいはファウラー・ノルドハイム型のトンネル過程によりゲート絶縁膜3中に注入される。注入された電子に起因するゲート絶縁膜3中での複数の過程により、発光が惹起されることになる。

【0025】MIS型発光素子の前記総括的機能を踏まえ、ゲート絶縁膜3にドープする発光物質毎の発光過程について説明する。

この場合、図3に示すように、ゲート絶縁膜3内で注入された電子がゲート電圧で加速されながら当該発光物質を含んだ材料に衝突して電離過程を起こし、バンド間の励起による電子・正孔対が形成されたり、Mnの場合のように内殻電子が一部失われてイオン化が起こる。その後、電子正孔対が再結合する際にバンド間発光が起こったり、Mnなどでは電子捕獲や内殻遷移により蛍光材料に固有の発光を起こす。この過程は、電子銃から放出された熱電子や電界放出電子を加速してサンプルに照射した際に発光が起こるカソード・ルミネッセンスと同様のものである(テレビのブラウン管に応用されている。)。

【0027】(2) Er, Eu などの希土類元素 この場合、(1) と同様に、希土類元素をホストとなる 半導体材料と共に $SiO_2$  などからなるゲート絶縁膜 3 中に埋め込む方法もあるが、ゲート絶縁膜 3 中に埋め込む方法もあるが、ゲート絶縁膜 3 中に直接的 に希土類元素をドープして、この希土類元素の原子の内 殻の電子遷移に起因した波長 1.  $54\mu$  mの発光を得る 方法がこれまでの報告を見るかぎり発光効率が高い。図 4に示すように、いずれにしても固体中で、例えばEr は主に 3 価の陽イオンに電離しており、このイオンに捉

えられた電子が原子内殻の f 軌道内で遷移を起こして波長  $1.54\mu$  mの発光が起こる。あるいは(1)の場合と同様に、Er が衝突電離により内殻電子を失って、電子捕獲と内殻遷移により発光することも考えられる。

【0028】(3) n型又はp型にドープされた半導体ナノクリスタル、直接遷移半導体の多結晶や微粒子ここでは発光物質として、ゲート絶縁膜3中にIIIーV, IIーVI族化合物半導体のような直接遷移半導体の多結晶や半導体ナノクリスタル、又は発光効率の高いSi, SiGe, Geなどの半導体ナノクリスタルを形成しておき、且つこれらをn型又はp型にドープしておく。この場合、図5に示すように、これらの発光物質に少数キャリアとなる電子あるいは正孔をチャネルからゲート絶縁膜3中に注入すると、発光物質に元々存在する多数キャリアと再結合が起こり、これによりバンドギャップに相当する発光が起こる。ここで例えば、発光物質をp型にドープした場合にはnチャンネルトランジスタを用い、逆にn型にドープした場合にはpチャンネルトランジスタを用いるのが良い。

【0029】本実施形態のMIS型発光素子と異なり、ソース/ドレインを持たない2端子デバイス構造の発光素子(例えばダイオード型の発光素子)では、極めて大きなゲート電圧を印加する必要があるばかりでなく、注入されるキャリアの数が少ないため発光強度が弱くなってしまう。これに対して、本実施形態ではMIS型トランジスタ構造のゲート絶縁膜3に発光部を形成し、ソース/ドレイン2間にホットエレクトロン(ホール)が発生する程度の大きな電圧を印加し、さらにゲート電極4に適当な方向のバイアスを印加することでホットエレクトロン(ホール)を注入するため、従来の素子構造よりも多数のキャリアをゲート絶縁膜3内に注入でき、発光強度を大きく得ることができる。

【0030】更に、本実施形態のMIS型発光素子において、発光を引き起こす基になるホットキャリアの個数は、ソース/ドレイン電圧、ゲート電圧で独立して制御可能である。カソード・ルミネセンスのアナロジーで表現すれば、電子銃のフィラメント電圧がソース/ドレイン電圧に相当し、加速電圧(引き出し電圧)がゲート電圧に相当する。従って、これらの電圧を調整することで、注入電子(ホール)のエネルギー分布を制御することも可能である。

【0031】(発光素子の製造方法)以下、上記した本実施形態の発光素子の製造方法について、工程順に説明する。図6は、本実施形態のMIS型発光素子の製造方法を示す概略断面図である。ここでは、nチャネルのMOS型発光素子について例示する。

【0032】先ず、図6(a)に示すように、p型のSi-半導体基板1を用意し、CVD法などにより基板1上に発光物質を含むSiO2膜11を膜厚50nm~50nm程度に形成する。具体的には、基板1の表面に

6

熱酸化層(下層)12を形成した後、熱酸化層12上に Siナノクリスタルを成長させる。そして、Siナノク リスタルからなるSi層13を覆うようにCVD法等に より酸化層(上層)14を形成し、下層12と上層14 でSi層13を包み込むようにSiO2膜11が形成さ れる。

【0033】この場合、Siナノクリスタルを状況に応じてn型又はp型にドープした状態で下層膜12上に成長形成するようにしてもよい。

【0034】ここで、 $SiO_2$  膜 11 を形成する他の手法としては、CVD 法により、通常の $SiO_2$  を堆積させる場合よりも原料ガス中のSi の割合を多く設定し(Si リッチ)、基板 1 上に $SiO_2$  を堆積させる方法もある。この場合、堆積時にSi リッチに起因してSi  $O_2$  中に未反応の微細なSi ナノクリスタルが含有するかたちで、 $SiO_2$  膜 11 が形成されることになる。 更には、基板 1 上に $SiO_2$  を形成した後、当該 $SiO_2$  内にSi をイオン注入するようにドープしてもよい。

【0035】また、半導体ナノクリスタルとしては、Siの代わりにGe, SiGe等を用いてもよい。また、半導体ナノクリスタルの代わりに、IV族を含む半導体微結晶や、GaAs等の化合物半導体の多結晶又は単結晶、Er, Eu等の希土類元素、ZnS:Mn等の蛍光物質を形成するようにしてもよい。

【0036】また、SiO2の代わりに、Si3N4, Al2O3, TiO2などを材料としても好適である。 【0037】続いて、図6(b)に示すように、SiO2膜11上に多結晶シリコン膜を膜厚20nm程度に形成し、当該多結晶シリコン膜及びSiO2膜11にフォトリソグラフィー及びそれに続くドライエッチングを施し、電極形状にパターニングする。これにより、一基板1上にゲート絶縁膜3を介したゲート電極4が形成される。

【0038】続いて、図6(c)に示すように、ゲート電極4をマスクとして、基板1の表層にn型不純物をイオン注入する。具体的には、n型不純物として例えばリン(P)を加速エネルギー $50\sim100$  ke V、ドーズ量 $5\times10^{15}$ /cm $^2$ でイオン注入する。そして、基板1に所定のアニール処理を施すことにより、ゲート電極4の両側における基板1の表層にソース/ドレイン2を形成する。

【0039】しかる後、ゲート電極4を覆う層間絶縁膜の形成、ゲート電極4、ソース/ドレイン2と電気的に接続される各種配線層の形成等を経て、MOS型発光素子を完成させる。

【0040】このMOS型発光素子は、アレイ化して集積することにより各種装置に適用が期待される。具体的には、画像表示装置のディスプレイをはじめとする各種の駆動回路や、記憶用キャパシタと共に配されてなるDRAM型などの記憶用集積回路、CMOSトランジスタ

と同様に配されてなる論理演算用集積回路等に搭載して 好適なものである。

【0041】以上説明したように、本実施形態のMIS型(主にMOS型)発光素子によれば、高い発光効率を容易且つ確実に得ることができ、従来のSi-MOS構造のトランジスタと整合性の良い構造を持つため、Si基板上に集積することができる。また、光インターコネクトに必要なSi基板上のモノリシック発光素子として利用できるため、LSIの高集積化による性能向上を阻む主要因である配線遅延の問題を解決することが可能となる。

#### 【0042】一変形例一

以下、本実施形態のMIS型発光素子の諸変形例について説明する。なお、本例の発光素子と同様の構成要素等については同符号を記して説明を省略する。

【0043】(変形例1)ここでは、図7に示すように、ゲート絶縁膜21を、SiO $_2$ 層22、Si3N $_4$ 層23及びSiO $_2$ 層24をこの順に積層してなる3層構造に形成し、Si3N $_4$ 層23内に前記発光物質を添加する。

【0044】この場合、 $SiO_2$  は $Si_3$   $N_4$  に比してエネルギーギャップが大きく、従って図8に示すように、 $Si_3$   $N_4$  を $SiO_2$  で挟持することにより、Si  $O_2$  膜22, 24が注入されたキャリアに対するエネルギー障壁として機能する。このためのキャリアは $Si_3$   $N_4$  に閉じ込められることとなり、キャリアがゲート電極4側に抜ける現象を抑止することが可能となり、更なる高い発光強度を得ることができる。

【0045】(変形例2) ここでは、図9に示すように、ゲート絶縁膜3の構成要素である上層14の膜厚を下層12よりも厚く形成する。

【0046】この場合、図10に示すように、発光物質の添加されたSi層13が、当該Si層13からゲート電極4までの距離がチャネルまでの距離よりも長くなるように配されることに特徴がある。ゲート電圧の上層と下層絶縁膜への分配が異なるため、上層14が注入されたキャリアに対するエネルギー障壁として有効に機能する。これにより、キャリアがゲート電極4側に抜ける現象を抑止することが可能となり、更なる高い発光強度を得ることができる。

【0047】(変形例3)ここでは、図11に示すように、ゲート絶縁膜31を、誘電体膜32、S $iO_2$  層33及び誘電体膜34をこの順に積層してなる多層構造に形成し、S $iO_2$ 層33内に前記発光物質を添加する。誘電体膜32, 34は、誘電率の異なる材料膜が積層され構成されており、具体的にはそれぞれ、S $iO_2$  層41、S $i_3$ N $_4$  層42、S $iO_2$  層43、S $i_3$ N $_4$  層44がこの順に積層されてなる4 層構造とされている。なお、ここでは4 層構造について例示するが、更なる多

8

層構造としても好適である。

【0048】この場合、SiO2とSi3N4の誘電率の相違によるいわゆるブラッグ反射の効果を利用すれば、プロードな発光波長を持つ発光体から任意の波長の発光を選択したり、条件が許せば誘導放出を行わせることも可能である。

#### [0049]

【発明の効果】本発明によれば、高い発光効率を容易且つ確実に得ることができ、従来のSi-MOSトランジスタ構造との整合性に優れ、光インターコネクト用にも利用可能であり、LSIの高集積化による性能向上を阻む主要因である配線遅延の問題を解決することが可能となる。

#### 【図面の簡単な説明】

【図1】本実施形態のMIS型発光素子の主要構成を示す概略断面図である。

【図2】本実施形態のMIS型発光素子の発光機能を説明するための模式図である。

【図3】本実施形態のMIS型発光素子の他の例の発光 機能を説明するための模式図である。

【図4】本実施形態のMIS型発光素子の他の例の発光 機能を説明するための模式図である。

【図5】本実施形態のMIS型発光素子の他の例の発光機能を説明するための模式図である。

【図6】本実施形態のMIS型発光素子の製造方法を工程順にを示す概略断面図である。

【図7】変形例1のMIS型発光素子の主要構成を示す 概略断面図である。

【図8】変形例1のMIS型発光素子の発光機能を説明 するための模式図である。

【図9】変形例2のMIS型発光素子の主要構成を示す 概略断面図である。


【図10】変形例2のMIS型発光素子の発光機能を説明するための模式図である。

【図11】変形例3のMIS型発光素子の主要構成を示す概略断面図である。

## 【符号の説明】


- 1 Si-半導体基板
- 2 ソース/ドレイン
- 40 3, 21, 31 ゲート絶縁膜
  - 4 ゲート電極
  - 11 SiO2 膜
  - 12 熱酸化層(下層)
  - 13 Si層
  - 14 酸化層(上層)
  - 22, 24, 33, 41, 43 SiO<sub>2</sub>層
  - 23, 42, 44 Si<sub>3</sub> N<sub>4</sub>層
  - 32, 34 誘電体膜

【図1】




Si-MOS型発光素子

【図2】




ゲート絶縁膜へのホットエレクトロン注入

【図3】




ZnS: linでは、linの内殻電子の選移により発光。 注入電子による衝突電離-再結合による発光

【図7】




【図9】




変形例1のMOS型発光素子

変形例2のMOS型発光素子

【図4】





【図5】




原子(イオン)内穀準位による発光

【図6】








MOS型発光素子の製造方法


少数キャリアの再結合による発光

【図8】




複合ゲート絶縁膜構造の一例

【図11】



## 【図10】



ゲート絶縁膜中での発光体の位置

## フロントページの続き

Fターム(参考) 3K007 AB03 CB01 DA05 DB02 DC02

DC04 EC03 FA01

4H001 CA01 XA07 XA08 XA13 XA14

XA22

5F041 AA03 AA31 CA06 CA33 CA71

CB31 · · ·

:-

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES

☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
□ OTHER:	

# IMAGES ARE BEST AVAILABLE COPY.

☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS

☐ GRAY SCALE DOCUMENTS

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.